D触发器的形态方程是：Q*=D，JK触发器的形态方程是：Q*=JQ'+K'Q。
D触发器有两种触发体例：电平触发和边沿触发。前者能够在CP（时钟脉冲）等于1时触发，后者次要在CP的前面触发（正跳0→1）。
D触发器的二次形态取决于D端触发前的形态，即二次形态=D，因而具有设置0和1的两个功用。关于边沿D触发器，电路在CP=1时具有连结阻塞的功用，因而在CP=1时，D端数据形态的改变 不会影响触发器的输出形态。
工做过程如下：
1、CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的形态稳定。同时，因为Q3至Q5和Q4至Q6的反应信号将那两个门翻开，因而可领受输进 信号D，Q5=D，Q6=Q5非=D非。
2、当CP由0变1时触发器翻转。那时G3和G4翻开，它们的输进 Q3和Q4的形态由G5和G6的输出形态决定。Q3=Q5非=D非，Q4=Q6非=D。由根本RS触发器的逻辑功用可知，Q=Q3非=D。
总之，该触发器是在CP正跳沿前承受输进 信号，正跳沿时触发翻转，正跳沿后输进 即被封锁，三步都是在正跳沿后完成，所以有边缘触发器之称。与主从触发器比拟，同工艺的边缘触发器有更强的抗骚乱 才能和更高的工做速度。 /span。由根本RS触发器的逻辑功用可知，Q=Q3非=D。
D触发器的工做原理及形态表
SD和RD接至根本RS触发器的输进 端，它们别离 是预置和清零端，低电平有效。当SD=1且RD=0时（SD的非为0，RD的非为1，即在两个掌握 端口别离 从外部输进 的电平值，原因是低电平有效），不管输进 端D为何种形态，城市使Q=0，Q非=1，即触发器置0。
当SD=0且RD=1（SD的非为1，RD的非为0）时，Q=1，Q非=0，触发器置1，SD和RD凡是又称为间接置1和置0端。我们设它们均已加进 了高电平，不影响电路的工做。
扩展材料：
该触发器是在CP正跳沿前承受输进 信号，正跳沿时触发翻转，正跳沿后输进 即被封锁，三步都是在正跳沿后完成，所以有边缘触发器之称。
与主从触发器比拟，同工艺的边缘触发器有更强的抗骚乱 才能和更高的工做速度。 /span。由根本RS触发器的逻辑功用可知，Q=Q3非=D。
因为CP信号是加到门G3和G4上的，因而在CP上升沿抵达之前门G5和G6输出端的形态必需不变地成立起来。
输进 信号抵达D端以后，要颠末一级门电路的传输延迟时间G5的输出形态才气成立起来，而G6的输出形态需要颠末两级门电路的传输延迟时间才气成立，因而D端的输进 信号必需先于CP的上升沿抵达，并且成立时间应称心 ：tset≥2tpd。
若何用以下形态表来设想时序逻辑电路（用D触发器）？D触发器的驱动方程是 ：Qn+1 = D ，从形态转换图做出实值表时，就没必要要写 Qn+1 的项目：
Q2 Q1 Q0 Y D2 D1 D0
0 0 0 0 0 0 1
0 0 1 0 0 1 1
0 1 1 0 1 1 1
1 1 1 0 1 1 0
1 1 0 0 1 0 0
1 0 0 1 0 0 0
从实值表做出逻辑表达式：
Y = Q2Q1'Q0'
D2 = Q2'Q1Q0 + Q2Q1Q0 + Q2Q1Q0'
= (Q2' + Q2)Q1Q0 + Q2Q1Q0
= (1 + Q2) Q1Q0
= Q1Q0
D1 = Q2'Q1'Q0 + Q2'Q1Q0 + Q2Q1Q0
= Q2'Q1'Q0 + (Q2' + Q2)Q1Q0
= Q2'Q1'Q0 + Q1Q0
= (Q2'Q1'+ Q1) Q0
= (Q2' + Q1) Q0
D0 = Q2'Q1'Q0' + Q2'Q1'Q0 + Q2'Q1Q0
= Q2'Q1'(Q0' + Q0) + Q2'Q1Q0
= (Q1' + Q1'Q0) Q2'
= (Q1' + Q0) Q2'
Y = Q2Q1'Q0'
扩展材料：
时序逻辑电路较常摘 用±5V、±15V、±12V电源。当电源对地短路或电源不变性差都可能招致系统毛病，表示为系统无反响、系统法式紊乱等。一般来说，电源对地短路是因为电容（往 耦电容）短路产生的，找到毛病电容更好的办法 是摘 用电流跟踪仪跟踪短路电流，没有电流跟踪仪的就只好将电路分单位查找替代。
一般来说,计数器次要由触发器构成,用以统计输进 计数脉冲CP的个数。计数器的输出凡是为现态的函数。计数器累计输进 脉冲的更大数目称为计数器的“模”,用M表达 。如M=6计数器,又称六进造计数器。所以,计数器的“模”现实上为电路的有效形态数。
参考材料来源：百度百科-时序逻辑电路